你好,歡迎來到世鋁網 [請登錄] [免費注冊]
世鋁網 鋁業產品
您當前的位置: 世鋁網 鋁業產品 鋁板 KBA-00650 4S007-320-A LC-SIG4 普通會員

KBA-00650 4S007-320-A LC-SIG4

加入收藏 舉報
詳細信息
品牌:其它 規格:KBA-00650 4S007-320-A LC-SIG4 材質:KBA-00650 4S007-320-A LC-SIG4
產地:其它

KBA-00650 4S007-320-A LC-SIG4

前端電路由單端轉差分和高速ADC電路組成。差分電路由於其良好的抗共模幹擾能力而應用廣泛。由於 調理電路輸出的脈衝信號為單極性信號,若直接送入ADC,將損失一半的動態範圍。設計中在運放中加入一個適當的偏置電壓,將單極性信號轉換成雙極性信號後 再送入ADC,以保證動態範圍。將信號由單端轉換成差分的同時,進行抗混疊濾波處理,完成帶寬的調整 。


  本設計使用AD9649 - 65 高速ADC 實現核脈衝的模/數轉換,AD9649 為14 位並行輸出的高速模/數轉換器,具有功耗低、尺寸小、動態特性好等優點。當信號從探測器通過調理電路,過差分轉單端電路後,以差分信號的形式進入ADC, 在差分時鐘的控制下,轉換成14 位數據,進入FPGA.該高速A/D 在外部FPGA 的控制下對信號進行採樣。然後將採樣後的數字信號送入FPGA 中實現數字核脈衝的幅度提取。圖2 為A/D 轉換的原理圖,AD9649在差分時鐘的同步下完成A/D轉換,D0~D13為14個有效輸出數據位。


    在此基礎上通過電路設計建立了數字化能譜測量實驗裝置,實測了137Cs的能譜,測量結果與相同條件下的模擬能譜儀的實測譜完全吻合。由此證明基於FPGA的數字多道脈衝幅度分析器硬件設計方案的正確可行,具有實用性。    0 引言    多道脈衝幅度分析儀和射線能譜儀是核監測與和技術應用中常用的儀器。20世紀90年代國外就已經推 出了基於高速核脈衝波形採樣和數字濾波成型技術的新型多道能譜儀,使數字化成為脈衝能譜儀發展的重要方向。國內譜儀技術多年來一直停留在模擬技術水平上, 數字化能譜測量技術仍處於方法研究階段。為了滿足不斷增長的能譜儀需求,迫切需要研制一種數字化γ能譜儀。通過核脈衝分析儀顯示在顯示器上的核能譜 幫助人們了解核物質的放射性的程度。    1 數字多道分析儀的優勢    國內很大一部分學者採用核譜儀模擬電路的方式實現脈衝堆積的處理。由於整個過程都是由模擬電路來實 現,所以一直受到多種不利因素的困擾:模擬濾波成形電路有限的處理能力達不到佳濾波的要求;模擬係統在高計數率下能量分辨率顯著下降,脈衝通過率低;模 擬電路固有的溫漂和不易調整等特點,導致係統的穩定性、線性及對不同應用的適應性不高;在脈衝波形識別、電荷俘獲效應校正等更復雜的應用場合模擬係統無法 勝任。    相比來看,數字脈衝幅度分析係統的性能顯著優於模擬脈衝分析器。數字分析器有以下幾點優點:通過軟 件實現,提高了係統的穩定性與可靠性;可以利用數字信號處理方法針對輸入噪聲特點實現優化設計,達到佳或準佳濾波效果;處理速度快,反堆積能力強,相 同能量分辨率下脈衝通過率更高;參數由程序控制,調整方便、簡單。    2 總體設計    本方案設計了一種基於可編程門陣列的多道脈衝幅度分析器的硬件平臺。圖1即為總體設計框圖,探測器 輸出的核脈衝信號經前端電路簡單調理後,經單端轉差分,由採樣率為65 MHz的高速ADC 在FPGA 的控制下進行模/數轉換,完成核脈衝的數字化,並通過數字核脈衝處理算法在FPGA內形成核能譜,核能譜數據可通過16 位並行接口傳輸至其他譜數據處理終端,也可通過LVDS/RS 485接口實現遠程傳輸。特別需要注意的是,由於高速AD前置,調理電路應該滿足寬帶、高速,且電路參數能夠動態調整的需要,以適應不同類型探測器輸出的 信號,從而地發揮數字化技術的優勢。        3 具體硬件設計    3.1 前端電路    前端電路由單端轉差分和高速ADC電路組成。差分電路由於其良好的抗共模幹擾能力而應用廣泛。由於 調理電路輸出的脈衝信號為單極性信號,若直接送入ADC,將損失一半的動態範圍。設計中在運放中加入一個適當的偏置電壓,將單極性信號轉換成雙極性信號後 再送入ADC,以保證動態範圍。將信號由單端轉換成差分的同時,進行抗混疊濾波處理,完成帶寬的調整 。    本設計使用AD9649 - 65 高速ADC 實現核脈衝的模/數轉換,AD9649 為14 位並行輸出的高速模/數轉換器,具有功耗低、尺寸小、動態特性好等優點。當信號從探測器通過調理電路,過差分轉單端電路後,以差分信號的形式進入ADC, 在差分時鐘的控制下,轉換成14 位數據,進入FPGA.該高速A/D 在外部FPGA 的控制下對信號進行採樣。然後將採樣後的數字信號送入FPGA 中實現數字核脈衝的幅度提取。圖2 為A/D 轉換的原理圖,AD9649在差分時鐘的同步下完成A/D轉換,D0~D13為14個有效輸出數據位。        3.2 FPGA    目前國內外多道脈衝幅度分析的數字化實現主要有2種方案:純DSP方案、DSP+可編程器件方案。本文將充分發揮FPGA 的並行處理優勢,在單片FPGA 芯片上實現核脈衝的採集與數字核脈衝處理算法,經Quar-tus-Ⅱ軟件倣真與綜合,本文選用EP3C40 FPGA芯片實現多道分析器的數字化功能。    3.3 接口電路設計    接口電路設計採用了LVDS和RS485兩種長距離數據傳輸接口,用於實現核能譜數據的遠程傳輸。LVDS即低電壓差分信號,是一種可以實現點對點或一點 對多點的連接,具有低功耗,低誤碼率,低串擾,低噪聲和低輻射等特點。LVDS在對信號完整性、地抖動及共模特性要求較高的係統中得到了越來越廣泛的應 用。圖3為低電壓、高數據傳輸速率為655 Mb/s 的LVDS 接口電路。        在高速通信狀態下,其通信距離可達到幾百米。    而RS 485接口採用平衡驅動器和差分接收器的組合,有很強的抗共模幹擾能力和抗噪聲幹擾能力。其大的通信距離約為1 219 m,大傳輸速度為10 Mb/s,傳輸速率與傳輸距離成反比,在100 Kb/s以下的傳輸速率下,可以達到大的通信距離。    3.4 電源電路    穩壓電源通常有兩類:線性穩壓電源和開關穩壓電源。開關電源的功率調整開關晶體管工作在開關狀態,極易產生嚴重的開關幹擾,若採用開關穩壓電源,這些幹擾將嚴重地影響數字多道分析器的正常工作,降低A/D轉換精度。所以本文採用線性穩壓電源為各功能模塊供電。線性穩壓電源的優點是輸出電壓比輸入電壓低,反應速度快,輸出波紋較小,工作產生的噪聲低。    本文設計的電源電路其輸入電壓為9~12 V,輸出電壓有5 V,3.3 V,2.5 V,1.8 V,1.2 V.線性穩壓電路為單端轉差分、ADC、FPGA、LVDS等各模塊供電。    4 數字尋峰    NaI(Tl)探測器輸出信號通過調理電路後進入高速ADC,ADC 進行連續高速的採樣,然後由FPGA 完成數字核脈衝信號的積分、峰值檢測、閾值判斷等功能〔8〕。由於當核能譜達到峰值時,其一階導數為0,據此可在連續的輸入信號中找到各核脈衝的峰值,並 將該峰值對應道址的計數值加1,從而形成核能譜。為提高尋峰效率,尋峰之前需要對離散脈衝信號進行閾值判斷,對幅值低於閾值下限的信號不進行尋峰處理,可 大大減少參與尋峰的離散核脈衝信號。    5 功能測試    利用Borland C++集成開發環境開發了譜數據處理上位機軟件,軟件實現了能譜顯示、能譜數據管理、係統參數設置、RS 485通信等功能。圖4是本文設計的數字多道分析器分析137CS得到的1 024道能譜,其能量分辨率接近8%.        6 結語    本文提出了一種基於FPGA的數字核脈衝分析器硬件設計方案。該方案在單片FPGA中實現了多道脈 衝幅度的數字分析功能,通過軟件功能倣真和實際運行,說明了數字多道脈衝幅度分析器硬件設計的可行性,將FPGA 應用到數字能譜測量係統能充分發揮其並行處理優勢,並能有效降低硬件電路設計的復雜度。(作者:崔辰元,曾衛華,陳宏,徐奧)NI 公司FPGA 板卡的I/O 端口從C0~C3 共分為四個接口,每個接口40個端口。通過LabVIEW平臺進行設置可以方便地自由支配、定義任何一個端口的read/write功能,很好地解決了高速數據採集係統的控制問題。也可以由FPGA 板卡向前端接口電路提供統一的時鐘信號和命令字,使不同功能的電路板卡同步進行數據操作。


  由碼盤、旋轉變壓器/自整角機等傳感器測量到的舵偏角信息輸入係統之後,按照相應的功能需要接入不同的前端接口板卡進行光耦隔離或者經過濾波、放大等處理,經由機箱背板電路到達FPGA 端口。通過FPGA分析和處理的信號之後再被傳入上位機中進行存儲、分析、計算、顯示等處理。


  在FPGA的邏輯單元足夠的情況下,對於不同的應用場合可以很簡便地通過增刪不同功能的前端接口電路板實現相應的使用要求,從而不會對係統的其他部分產生影響。因此,該係統的可擴展性比較好,可以靈活地適應不同的應用場合,具有較強的通用性。


  2 硬件設計


  以前端接口板a的實現為例,其主要構成為16位的D/A轉換器DAC7731模塊、14位A/D轉換器TLC3574模塊及其他輔助電路。


  2.1 D/A轉換電路


  DAC7731 為16 位的數字模擬轉換芯片,其內部提供+10 V 的參考電壓。將其模擬量輸出通過引腳設置為-10~+10 V 的電壓範圍。DAC7731 具有帶雙緩衝的標準三線SPI串行接口,允許模擬輸出的異步更新。如圖3 所示,它還有一個串行數據輸出線以實現多片DAC7731的鏈接。係統工作時由LabVIEW圖形化編程開發平臺通過FPGA生成和發送DAC7731芯片的SPI接口和時序控制信號,通過SDI信號依次將需要轉換的數據以從後一片到第一片的順序發送給每片DAC7731,之後通過C-S 和LADC 信號實現多片DAC7731的同步轉換輸出。

Cutler Hammer DOUBLE THROW DT363FRK 100a NEMA 3R NIB

Siemens 3TF56 Size 5 Starter 270A

ABB Asea Brown Boveri 15hp ACH501-015-4-00p2 440-500v

Allen-Bradley Vacuum Contactor 1502-V4CBD1-1 ser B GOOD

Allen-Bradley 1771-DSX2 1771DSX2 ser A N

Allen-Bradley 2705-EM21J139635 2705EM21J139635

DH326D Cutler Hammer Disconnect 600A 240V NIB Nema 1

Cutler Hammer Breaker Interface Module II (BIMII) BIM 2

WESTINGHOUSE TYPE MD-710 (# 857D506G04)

250DC / 600V MX

ALLEN BRADLEY DATALINER 2706-A41J SER.D

110-120VAC / 50-60HZ / 55VA

Square D IL34400 400A current limiting IL 400 amp

Westinghouse RD Neutral Current Sensor NS16RD 1600a

ITE Siemens MOJ6120 motor

Allen Bradley 1388AV20 1338-AV20 DC Servo Controller

Westinghouse RNS16RD 1600 amp RD 1600:5

Sqaure D PowerLogic CM2350 CM-2350

Allen-Bradley 1336-B015-EAE-S1 1336B015EAES1 15hp

GE PLMNTR2 Modbus Monitor

6156-AAZAAZAZAZ Panel View Allen Bradley PLC

Square D PowerLogic 3090 SRK-2 SRK2 rack w/power supply

Square D QE3125VH QE3125-VH NEW Rare Meter Breaker

ALLEN BRADLEY DL10 2706-A41J SER.C

110-120VAC / 50-60HZ / 55VA

ABB EHW550 WELDING ISOLATION CONTACTOR, Size 5

ALLEN BRADLEY FOD-103 CONTACTOR SIZE 5

480V / 660HZ / COIL # 75A288

Allen-Bradley 1784-KR 1784KR rev M01

Allen-Bradley 2755-DD1A-0-U ser B rev F

Allen-Bradely 1771-DSX2 ser A


聯係方式
  • 聯係人: 周憶 女士
  • 職位: 銷售工程師
  • 真: 0592-5361153
  • 電話: 0592-2350733
  • 手機: 15359298206
  • 址: 廣東省 深圳市 深圳市寶安區西鄉街道臣田社區東方雅苑二單元1302房
還沒找到合適的產品?